[Digital Logic Design Project] Gray Code Converter

자료번호	e645393
수정일	2010.06.07	등록일	2010.01.24
페이지수	9Page	파일형식	워드(doc)
판매자	fr******	가격	1,000원

프리미엄자료

[디지털논리회로 Digital Logic Design Project] Smart Traffic Light Controller 설계(STLC 설계)
표 ≫ 0ns(Default) : HG, LR, PR Circuit 시작 시 Highway = Green. Local Road= Red. Pedestrian = Red - Specification of STLC - I/O signal description - Block diagram of system - State diagram - Verilog HDL source code - Test plan & Result - Simulation results in waveform - Conclusions & Comments
[Term Project] Digital Logic Circuits11
[Term Project] Digital Logic Circuits11 Design an up/down synchronous binary counter to produce the following sequence shown in the state diagram. Use J-K flip-flops. The operating frequency of the counter is 1㎒ (fclk=1㎒), however system input clock you can have is only 8㎒. Therefore, you need to design a freque
논리회로 CSA (Carry Select Adder) Design and Simulation
using MAX+plus II 11 6.1 Simulation with Wavefirn Editor 11 6.2 Timing Analyzer, Delay Matrix 13 7. VHDL with Xilinx ISE 6 Project Navigator 14 Appendix 16 1. A Figure of *.Gdf file with MAX+plus II 16 2. Rough Code with VHDL 20 3. C coding using Micro Visual C++ 21

소개글

Gray Code Converter에 대한 설명.

본문내용

[Digital Logic Design Project] Gray Code Converter
B1, B2, B3 3개의 Binary code input을 G1, G2, G3 3개의 Output이 나오도록 설계한다. 이때 3개의 값은 Gray code Output이다. POS, SOP를 이용하여 설계하여보고, Karnough map을 이용하여 최적의 Logic Network를 구현한다. 그리고 이 설계를 이용하여 VHDL로 Coding하고 결과를 시뮬레이션 한다.

2. 이론

- Binary Code?
1과 0으로만 표현된 2진 부호

- Gray Code?
2진 표시된 연속하는 수의 체계로, 인접하는 어느 표시도 한 자리만 다르도록(1bit씩 증가하도록) 하는 숫자 표시 방법.

- 각각의 표현방법
Binary code는 2진수로 000-001-010-011-100-101-110-111로 나타내어진다. 이와 달리 Gray code는 1bit씩 변하여 000-001-011-010-110-111-101-100로 나타내어 진다.

- Gray code의 필요성
Binary code를 Gray code로 바꾸는 과정이 필요한 이유는 Gray code가 Binary code에 비해서 오류확률이 적기 때문이다. Gray code의 오류가 적은 이유는 숫자가 증가 할 때에 Binary code와 달리 1bit씩 증가하기 때문이다.

① 아래의 truthtable을 보고 3개의 입력, 3개의 출력을 가지는 Gray code converter를 설계하여라.

참고문헌

본 자료는 참고문헌이 없습니다.

태그

레포트월드는 “웹사이트를 통해 판매자들이 웹서버에 등록한 개인저작물에 대해 온라인
서비스를 제공하는 제공자(Online Service Provider, OSP)” 입니다.
[Digital Logic Design Project] Gray Code Converter 게시물의 저작권 및 법적 책임은 자료를 등록한 등록자에게 있습니다.
저작권이 침해된다고 확인될 경우 저작권 침해신고 로 신고해 주시기 바랍니다.

추천 레포트

[Digital Logic Design Project] Full adder
[Digital Logic Design Project] Full adder 1. 개요 3개의 입력과 2개의 출력을 가지는 full adder를 설계하고, 이를 확장시켜 4-bit full adder를 설계한다. 2. 이론 - Full adder? 컴퓨터 내에서 2진 숫자(bit)를 덧셈하기 위한 논리 회로. 3개의 입력과 2개의 출력을 생성한다. 덧셈해야 할 2개의 비트와 다른 숫자 위치에서 보내온 carry를 받아 sum과 또 다른 carry를 생성한다. - 4-bit full adder? 4개의 bit를 갖는 숫자를 덧셈하기 위한 논리 회로
[디지털논리회로 Digital Logic Design Project] Smart Traffic Light Controller 설계(STLC 설계)
[디지털논리회로 Digital Logic Design Project] Smart Traffic Light Controller 설계(STLC 설계) 1. Specification of STLC 　　≪ 그 림 ≫ - Local road에 차가 없거나 건널목을 건너려는 보행자가 없는 경우, highway의 신호가 green을 계속 유지한다 - Local road에 차량이 감지되면, high way green이 60초(LT) 이상 지속된 경우 highway 신호를 yellow(10초, ST) -> red로, local road 신호를 green으로 바꿔주며, 차
[디지털 회로설계] VHDL을 통한 Gray Code 설계
[디지털 회로설계] VHDL을 통한 Gray Code 설계 1. 제목 : VHDL을 통한 Gray Code 설계 2. 개요 : 1) 목적 : Karnaugh map을 이용하여 Gray code를 설계하고 검증하여, Quartus2와 Karnaugh map을 통한 minimization에 대한 이해도를 높인다. 2) 방법 : (1) 2진수를 입력을 갖고 output이 Gray code가 되게, karnaugh map을 이용하여 minimization한다.
[VHDL] Combinational logic design with 8to1 MUX & 4to16 Decoder, 코드 및 시뮬레이션 분석
[VHDL] Combinational logic design with 8to1 MUX & 4to16 Decoder, 코드 및 시뮬레이션 분석 세 번째 실습은 함수 F(A,B,C,D) = ∑m(0,2,3,8,10,11,12,14,15)를 이해하고 이를 VHDL로 알고리즘을 짜 8 to 1 MUX를 이용한 회로와 4 to 16 Decoder를 이용한 회로로 나타내는 것이다. 이 때 각 회로에는 En이 인풋으로 포함된다. MUX와 Decoder의 구조를 이해하여 내부 시그널을 인풋, 아웃풋 값들과 연결 짓는 것이 중요한 실습 포인트이다. 또한 logic vector 활용법