전자주사위

추천 레포트

• 디지털논리회로실험1-3
• 디지털논리회로실험1-3 NEW TERMS AND WORDS equality - input logic state가 같은 상태 EXCLUSIVE-NOR(XNOR) - equality의 input 상태 또는 inequality의 상태에서 high output state를 수행하는 logic gate EXCLUSIVE-OR(NOR) - equality의 input상태나 inequality의 상
• 전자주사위
• 전자주사위 1. PROJECT 제목 : 전자주사위 2. PROJECT 목표 일정한 펄스파를 만들어내는 555 타이머와 순차적으로 카운터하는 IC4017(10진카운터)의 특성을 응용해서 실제 주사위와 동일한 기능을 하는 “전자주사위”를 구현한다. . . . 4. 시스템의 개요 및 상세설명 1) 소자의 특성 파악 ① CMOS 4017 IC (10진 카운터) 칩 1개에 1개의 10진 카운터가 내장되어 있고, 입력펄스가 상승할 때마다 하나씩 카운터의 수가 증가한다. 프로젝트 시 “전자주사위”의 회로에서는 555 타이머를 사용하여 펄스파를 만들어내고 여기서 보내주는 펄스파 신호를 받아서 순차적으로 카운트를 하여 출력을 내보내는 역할을 하게 된다. 555 타이머의 발진 속도에 따라서 펄스가 4017 14번 핀으로 전달되면 4017은 카운터를 시작하고 3번 핀부터 출력을 내보내기 때문에 3번 핀이 1번 출력이 된다. 3~9번 핀까지 순차적으로 출력을 내보낸 뒤에 마지막으로 5번 핀에 출력이 보내지면 연결되어 있는 15번 핀의 신호가 입력되어 카운터는 reset 된다. . 아래는 핀 번호를 나타낸 것이다. CMOS 4017 IC 칩 1개의 내부 회로는 다음과 같다. ② NE555 타이머 IC 5V 이상에서 작동하며 10μ초부터 100초 정도의 펄스파 시간을 구현할 수 있다. 아래는 핀 번호를 나타낸 것이며 각각의 기능을 살펴보면 다음과 같다. GND : (-)전원 TRIGGER (TRIG) : (-)전원 전압의 1/3보다 낮은 전압이 되면 작동한다. OUTPUT (OUT) : 출력이며, 정지시엔 Low, 타이머 작동중엔 High가 된다. RESET : 타이머의 출력을 정지시켜서 Low로 한다. CONTROL VOLTAGE (CONT) : 6번 핀의 THRES 전압을 제어하며 이 단자의 비교 전압은 내부에서 저항에 의해 전원전압의 2/3 정도로 분할되어있다. 통상 개방 상태로 사용한다. THRESHOLD (THRES) : 이 단자의 전압이 전원 전압의 2/3를 넘으면 타이머 시간이 종료된다. DISCHAREGE (DISCH) : 커패시터를 방전한다. VCC : (+)전원 ③ 트랜지스터 (BC547, BC557) 실제 회로에서 사용한 모델은 BC547과 BC557 이다. 각각 NPN과 PNP 트랜지스터 이고, 주사위의 LED 그룹에 연결되어 마치 OR 게이트와 유사한 역할을 수행한다. 총
• 디지털 논리회로 실험 텀프로젝트(디지털 주사위-아주 간단한 카운터회로 이용)
• 디지털 논리회로 실험 텀프로젝트(디지털 주사위-아주 간단한 카운터회로 이용) 전자과 디지털 논리회로 실험 텀프로젝트 예비 + 결과보고서 입니다. 회로 구성은 마이컴 없이 간단한 IC소자를 이용했으며 첫 텀프로젝트라 아주 간단한 카운터를 이용한 디지털 주사위 입니다. 간단한 작품이라고 점수 못받을거란 생각보다 간단한 작품이라도 동작원리와 사용IC에 대한 완벽한 이해로 어설픈설명의 큰 작품보다 높은 점수를 받을거란 생각으로 만든 제 첫 작품에 대한 보고서입니다. 때문에 큰 작품을 원하시는 분께는 어울리지 않을 것입니다. 실제 회로 구성도 간단하기 때문에 저처럼 처음 만능기판에 납땜하시는 분께는 추천해드릴만 하다고 생각합니다. 내용은 목차의 제목에 대한것들 입니다. 간단한 작품인 만큼 추가 설명도 필요 없을 것으로 생각됩니다. 해당자료는 한글2002나 워디안 자료로 한글97에서는 확인하실 수 없으십니다.
• 디지털논리회로실험1-8
• 디지털논리회로실험1-8 CMOS는 Complementary Metal-Oxide Semiconductor의 약자이다. CMOS inverter의 기호는 위와같다. CMOS logic gate는 전압장치인 field-effect transistors(FETs)로 이루어진다. 7400 series TTL gate와 4000 series CMOS gate의 비교는 위에서 했다. FET input은 curre
• 디지털논리회로실험1-7
• 디지털논리회로실험1-7 UNIT OBJECTIVE tri-state buffer의 작동을 증명한다. UNIT FUNDAMENTALS tri-state logic장치는 3개의 독특한 output state를 갖는다. 게다가 tri-state장치는 high 와 low output state, 그리고 3번째 output state인 high impedance state또는 high-Z state를 갖